编写一个模块，实现循环输出序列001011 。 模块的接口信号图如下： 要求使用Verilog HDL 实现，并编写testbench 验证模块的功能。

区块链毕设网qklbishe.com为您提供问题的解答

       编写一个模块，实现循环输出序列001011。